高速收费站打车软件源码（平台打车高速费）
本文目录一览：
打车app开发一套需要多少钱需要包括代驾跟顺风车？
打车app开发一套需要多少钱
简单点来说，要视手机APP的需求及质量而言，价位一般在几千到十几万左右，更高端的价格更高。
今天，我们就来详细分析一下这个问题，请继续往下看吧。
一、APP开发款式分为固定款和定制款，两者的价格均不相同
固定款：是指直接套用已有的、现成的APP固定模板，报价是固定的，所需要的功能也是固定的，缺点就是客户拿不到源代码，也不能根据企业需求进行定制，由于源代码是封装的，如果企业以后想进行功能升级或系统维护的话，也不能够实现，只能重新开发一个新的软件。
固定款的APP开发时间短，约2~3日的时间即可完成，费用大约在几千到几万之间。
定制款：定制款是指APP的功能全部重新开发，过程比较繁琐，需要美工、策划、APP开发（前台/客户端/手机端）、后台程序员等工种协同完成，大型的、功能复杂的APP甚至需要数十人的团队。
由于APP的功能和设计都是定制的，因此价格会高些。定制款的开发时间与开发价格是成正比的，开发时间长，大约在两三个月甚至不定的周期里才能完成，而费用大概在几万甚至十几万左右。
因此，想要知道开发一款手机APP需要花费多少钱，企业主首先必须把APP的详细需求和功能告知APP开发公司，开发公司才能报出一个合理的价格。
二、手机APP平台不同，制作成本也不一样
现在市面上流行的手机APP制作平台主要有两种一般包括两种系统：安卓系统（Android）和苹果系统（IOS）。
一般来说，制作苹果系统的手机APP软件费用要比安卓平台的贵一些，因为苹果公司对苹果平台的封闭性和手机APP开发语言Objective-C的难度，都让APP开发者加大了苹果系统手机APP开发的难度。
三、APP制作成本包含参与人员的工资
通常情况下，开发一款APP需要产品经理、客户端工程师、后端工程师和UI设计师各一名，这已经是制作手机APP应用软件比较精简的配置了，所以这些参与人员的工资也是包含在APP制作成本当中的。这些工作人员的月薪加起来可能都会超过4、5万元。
四、APP开发公司的所在地
需要注意的是，同样实力的APP开发公司，在不同的城市也会导致APP的成本费用高一些
需要一套android打车软件的源码（可现金购买）
建议最好直接说 高速收费站打车软件源码你可接受高速收费站打车软件源码的价格范围
比如1万两万?还是三万五万
十万八万或者 三五十万...高速收费站打车软件源码你的范围定好高速收费站打车软件源码了
有码的 有兴趣的才会找高速收费站打车软件源码你
这为你好 也为技术员好
避免你啥也不说 那些半成品都跑去找你
也防止人家有完善产品的 结果联系你半天 却说只给三百块
避免大家不必要的尴尬
是不是
EDA课程设计，用VHDL编程做出租车计费器
课程设计内容与要求
1高速收费站打车软件源码，用开关按键表示脉冲，每个脉冲代表100米，10个脉冲1公里，每公里1.4元，能同步显示里程和费用高速收费站打车软件源码；
2，低于2公里5元计费，高于2公里总费用=起步费用+（里程-2公里）*里程单价+
等候时间*等后单价；
3，等候时间大于2分钟，按每分钟1.3元计费；
4，可以设定起步价和里程单价。
一、设计原理与技术方法：
包括：电路工作原理分析与原理图、元器件选择与参数计算、电路调试方法与结果说明；
软件设计说明书与流程图、软件源程序代码、软件调试方法与运行结果说明。
根据设计要求，系统高速收费站打车软件源码的输入信号clk，计价开始信号start，等待信号stop，里程脉冲信号fin。系统高速收费站打车软件源码的输出信号有：总费用数C0—c3，行驶距离k0—k1，等待时间m0—m1等。系统有两个脉冲输入信号clk_750k,fin,其中clk_750k将根据设计要求分频成14hz，15hz和1hz分别作为公里计费和超时计费的脉冲。两个控制输入开关start，stop；控制过程为：start作为计费开始的开关，当start为高电平时，系统开始根据输入的情况计费。当有乘客上车并开始行驶时，fin脉冲到来，进行行驶计费，此时的stop需要置为0；如需停车等待，就把stop变为高电平，
并去除fin输入脉冲，进行等待计费；当乘客下车且不等待时，直接将start置为0，系统停止工作；价格开始归为起步价5.0元。
整个设计由分频模块，计量模块，计费模块，控制模块和显示模块五个部分组成。
其中计量模块是整个系统实现里程计数和时间计数的重要部分；控制模块是实现不同计费方式的选择部分，根据所设计的使能端选择是根据里程计费还是根据等待时间计费，同时设计通过分频模块产生不同频率的脉冲信号来实现系统的计费。计量模块采用1hz的驱动信号，计费模块采用14hz，13hz的驱动信号；计量模块每计数一次，计量模块就实现14次或者13次计数，即为实现计时的1.3元/min，计程时的1.4元/km的收费。组成框图如下所示：
1.百进制模块：
实现百米脉冲的驱动信号，元件框图如图3所示：
图3 百进制模块框图
源程序如下：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity baijinzhi is
port(start,clk2: in std_logic; --秒脉冲
a: out std_logic_vector(3 downto 0));
end baijinzhi;
architecture rt1 of baijinzhi is
signal count_1:std_logic_vector(3 downto 0);
begin
a=count_1;
process(start,clk2)
begin
if(start='0')then
count_1="0000";
elsif(clk2'event and clk2='1')then
if(count_1="0111")then
count_1="0000";
else
count_1=count_1+'1';
end if;
end if;
end process;
end rt1
2.计费模块
; 实现里程和等候时间的计费并输出到显示，元件框图4如下：
图4 计费模块框图
源程序如下：
Library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
entity jifei is
port(clk2:in std_logic; --计费驱动信号
start:in std_logic; --计费开始信号
c0,c1,c2,c3:buffer std_logic_vector(3 downto 0));
end jifei;
architecture rt1 of jifei is
begin
process(clk2,start)
begin
if start='0'then c3="0000";c2="0000";c1="0101";c0="0000"; --起步价5元
elsif clk2'event and clk2='1'then
if c0="1001" then c0="0000";
if c1="1001" then c1="0000";
if c2="1001" then c2="0000";
if c3="1001" then c3="0000";
else c3=c3+1;
end if;
else c2=c2+1;
end if;
else c1=c1+1;
end if;
else c0=c0+1;
end if;
end if;
end process;
end rt1;
3.公里模块
实现历程的计数和输出计费脉冲，元件框图5如下：
图5 公里模块框图
源程序如下：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity gongli is
port(clk1,start: in std_logic; --百米脉冲
k1,k2,k3,k4: out std_logic_vector(3 downto 0); --里程显示
temp2 : out std_logic);
end gongli;
architecture rt1 of gongli is
signal count_1: std_logic_vector(3 downto 0);
signal count_2: std_logic_vector(3 downto 0);
signal count_3: std_logic_vector(3 downto 0);
signal count_4: std_logic_vector(3 downto 0);
begin
k1=count_1;
k2=count_2;
k3=count_3;
k4=count_4;
process(start,clk1)
begin
if(start='0')then
count_1="0000";
count_2="0000";
count_3="0000";
count_4="0000"; ---公里清零
elsif(clk1'event and clk1='1')then
if(count_1="1001")then --公里计数器
count_1="0000";count_2=count_2+1;temp2='1';
if(count_2="1001")then
count_2="0000";count_3=count_3+'1';
if(count_3="1001")then
count_3="0000";count_4=count_4+'1';
end if;
end if;
else
count_1=count_1+'1';temp2='0';
end if;
end if;
end process;
end rt1;
4.输出模块
实现所有数据的输出，元件框图6如下：
图6 输出模块框图
源程序如下：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity shuchu is
port(y: in std_logic_vector(3 downto 0);
e: out std_logic_vector(6 downto 0));
end shuchu;
architecture rt1of shuchu is
begin
process
begin
case y is
when"0000"=e="0111111";
when"0001"=e="0000110";
when"0010"=e="1011011";
when"0011"=e="1001111";
when"0100"=e="1100110";
when"0101"=e="1101101";
when"0110"=e="1111101";
when"0111"=e="0000111";
when"1000"=e="1111111";
when"1001"=e="1100111";
when others=e="0000000";
end case;
end process;
end rt1;
5.显示模块
实现所有数据的显示，元件框图7如下：
图7 显示模块框图
源程序如下：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity xianshi is
port(start: in std_logic;
a:in std_logic_vector(3 downto 0); --选择信号
c1,c2,c3,c4,out1,out2,out3,out4:in std_logic_vector(3 downto 0); --里程显示,时间显示输入
y:out std_logic_vector(3 downto 0)); --里程显示,时间显示输出
end xianshi;
architecture rt1 of xianshi is
begin
process
begin
if(start='0')then
y="0000";
else case a is
when "0000"= y=c1 ;
when "0001"= y=c2 ;
when "0010"= y=c3 ;
when "0011"= y=c4 ;
when "0100"= y=out1 ;
when "0101"= y=out2;
when "0110"= y=out3 ;
when "0111"= y=out4;
when others =y= "0000";
end case;
end if;
end process;
end rt1;
6.dian模块
图8 dian模块框图
源程序如下：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
entity dian is
port(a: in std_logic_vector(3 downto 0);
e: out std_logic);
end dian;
architecture rt1 of dian is
begin
process
begin
case a is
when "0001"=e='1';
when "0101"=e='1';
when others=e='0';
end case;
end process;
end rt1;
三、中各个模块设计分析
系统总体顶层框图如下：
系统总体顶层框图
程序最终功能实现波形仿真
1. 分频模块
由于实验箱上没有14hz和13hz的整数倍时钟信号，因此采用频率较大的750khz进行分频，以近似得到14hz，13hz和1hz的时钟频率。通过以上三种不同频率的脉冲信号实行出租车行驶，等待两种情况下的不同计费。模块元件如下：
分频模块框图
源程序如下：
Library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
entity fenpin is
port(clk_750k:in std_logic; --系统时钟
clk_14:buffer std_logic; --14分频
clk_13:buffer std_logic; --13分频
clk_1 : buffer std_logic); --1分频
end fenpin ;
architecture rt1 of fenpin is
signal q_14:integer range 0 to 53570; --定义中间信号量
signal q_13:integer range 0 to 57691;
signal q_1:integer range 0 to 749999;
begin
process(clk_750k)
begin
If(clk_750k' event and clk_750k='1')then
If q_14=53570 then q_14=0;clk_14=not clk_14;
else q_14=q_14+1;
end if; --得14hz频率信号
If q_13=57691 then q_13=0;clk_13=not clk_13;
else q_13=q_13+1;
end if; --得13hz频率信号
If q_1=749999 then q_1=0;clk_1=not clk_1;
else q_1=q_1+1;
end if; --得1hz频率信号
end if;
end process;
end rt1；
2. 计量模块
计量模块主要完成计时和计程功能。
计时部分：计算乘客的等待累积时间，当等待时间大于2min时，本模块中en1使能信号变为1；当clk1每来一个上升沿，计时器就自增1，计时器的量程为59min，满量程后自动归零。
计程部分：计算乘客所行驶的公里数，当行驶里程大于2km时，本模块中en0使能信号变为1；当clk每来一个上升沿，计程器就自增1，计程器的量程为99km，满量程后自动归零。
元件框图为：
计量模块框图
计量模块仿真波形为：
源程序如下：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity jiliang is
port(start:in std_logic; --计费开始信号
fin:in std_logic; --里程脉冲信号
stop:in std_logic; --行驶中途等待信号
clk1:in std_logic; --驱动脉冲
en1,en0:buffer std_logic; --计费单价使能信号
k1,k0:buffer std_logic_vector(3 downto 0); --行驶公里计数
m1,m0:buffer std_logic_vector(3 downto 0)); --等待时间计数
end jiliang;
architecture rt2 of jiliang is
signal w:integer range 0 to 59; --计时范围0~59
begin
process(clk1)
begin
if(clk1'event and clk1='1')then
if start='0' then
w=0;en1='0';en0='0';m1="0000";
m0="0000";k1="0000";k0="0000";
elsif stop='1' then --计时开始信号
if w=59 then
w=0;
else w=w+1;
end if;
if m0="1001" then
m0="0000";
if m1="0101" then
m1="0000";
else m1=m1+1;
end if;
else m0=m0+1;
end if;
if stop='1' then en0='0';
if m1m0"00000001" then en1='1'; --若等待时间大于2min则en1置1
else en1='0';
end if;
end if;
elsif fin='1' then --里程计数开始
if k0="1001" then k0="0000";
if k1="1001" then k1="0000"; --计程范围0~99
else k1=k1+1;
end if;
else k0=k0+1;
end if;
if stop='0' then
en1='0';
if k1k0"00000001" then
en0='1'; --若行使里程大于2km，则en0置1
else en0='0';
end if;
end if;
end if;
end if;
end process;
end rt2;
3. 控制模块
本模块主要是通过计量模块产生的两个不同的输入使能信号en0，en1，对每个分频模块输出的14hz，13hz的脉冲进行选择输出的过程；本模块实现了双脉冲的二选一；最终目的为了计费模块中对行驶过程中不同的时段进行计价。
模块元件如下：
控制模块框图
控制模块仿真波形为：
源程序如下：
Library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
entity kongzhi is
port(en0,en1:in std_logic; --使能选择信号
clk_in1:in std_logic; --14分频输入信号
clk_in2:in std_logic; --13分频输入信号
clk_out:out std_logic); --输出信号
end kongzhi;
architecture rt3 of kongzhi is
begin
process(en0,en1)
begin
if en0='1' then --实现二选一功能
clk_out=clk_in1;
elsif en1='1' then
clk_out=clk_in2;
end if;
end process;
end rt3;
4.计费模块
当计费信号start一直处于高电平即计费状态时，本模块根据控制模块选择出的信号从而对不同的单价时段进行计费。即行程在2km内，而且等待累计时间小于2min则为起步价5元；2km外以每公里1.4.元计费，等待累积时间超过2min则按每分钟1.3元计费。c0，c1，c2，c3分别表示费用的显示。
模块元件为：
计费模块框图
计费模块仿真波形为：
源程序如下：
Library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_arith.all;
use IEEE.std_logic_unsigned.all;
entity jifei is
port(clk2:in std_logic; --计费驱动信号
start:in std_logic; --计费开始信号
c0,c1,c2,c3:buffer std_logic_vector(3 downto 0));
end jifei;
architecture rt4 of jifei is
begin
process(clk2,start)
begin
if start='0'then c3="0000";c2="0000";c1="0101";c0="0000"; --起步价5元
elsif clk2'event and clk2='1'then
if c0="1001" then c0="0000";
if c1="1001" then c1="0000";
if c2="1001" then c2="0000";
if c3="1001" then c3="0000"; --计价范围0~999.9
else c3=c3+1;
end if;
else c2=c2+1;
end if;
else c1=c1+1;
end if;
else c0=c0+1;
end if;
end if;
end process;
end rt4;
5.显示模块
显示模块完成计价，计时和计程数据显示。计费数据送入显示模块进行译码，最后送至以百元，十元，元，角为单位对应的数码管上显示。计时数据送入显示模块进行译码，最后送至以分为单位对应的数码管上显示。计程数据送入显示模块进行译码，最后送至以km为单位的数码管上显示。
模块元件为：
显示模块框图
源程序如下：
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all; --定义库包
entity xianshi is --定义实体
port(
clk_scan:in std_logic; --扫描时钟信号端口设置
c3,c2,c1,c0:in std_logic_vector(3 downto 0); --总费用输入端口
k0,k1:in std_logic_vector(3 downto 0); --里程输入端口
m0,m1:in std_logic_vector(3 downto 0); --等待时间输入端口
sel:out std_logic_vector(2 downto 0); --控制数码管位选信号的扫描信号输出端口
led:out std_logic_vector(6 downto 0); --数码管的控制端口
led_dp:out std_logic --数码管的小数点输出端口
);
end xianshi;
architecture rt5 of xianshi is
signal duan:std_logic_vector(6 downto 0); --数码显示管中间变量
signal shuju:std_logic_vector(3 downto 0); --选择输入端的中间变量
signal cnt:std_logic_vector(2 downto 0); --控制数码管的中间变量
signal xiaodian:std_logic; --小数点的中间变量
begin
process(clk_scan) --开始进程
begin
if clk_scan'event and clk_scan='1' then
cnt=cnt+1; --每有一个扫描信号上升沿实现加1扫描
end if;
end process; --结束进程
process(cnt) --开始进程(选择扫描显示数码管)
begin
case cnt is --扫描时给每个数码管赋值
when "000"=shuju=c0;
when "001"=shuju=c1;
when "010"=shuju=c2;
when "011"=shuju=c3;
when "100"=shuju=k0;
when "101"=shuju=k1;
when "110"=shuju=m0;
when "111"=shuju=m1;
when others= null;
end case;
if (cnt="001" or cnt="110")
then xiaodian='1'; --在里程和总费用的个位处显示小数点
else xiaodian='0';
end if;
end process; --结束进程
process(shuju) --开始进程(译码显示)
begin
case shuju is
when "0000"=duan="0111111"; --0
when "0001"=duan="0000110"; --1
when "0010"=duan="1011011"; --2
when "0011"=duan="1001111"; --3
when "0100"=duan="1100110"; --4
when "0101"=duan="1101101"; --5
when "0110"=duan="1111101"; --6
when "0111"=duan="0000111"; --7
when "1000"=duan="1111111"; --8
when "1001"=duan="1101111"; --9
when others=null;
end case;
end process;
sel=cnt;
led=duan;
led_dp=xiaodian;
end rt5;
二、课程设计工作记录：
包括：设计步骤与时间安排、调试步骤与时间安排、课题完成结果说明
2.课题完成结果说明：
此计费器能实现起步价是5元；实现实验要求的1公里计费一次单价，行驶公里大于2km时每公里按1.4元计费并能显示里程和总共的费用。当行驶了6公里，等待了4分钟时，费用显示为15.8元。与计算公式总费用=起步费用+（里程-2公里）*里程单价+等候时间*等后单价；即15.8=5+（6-2）*1.4+4*1.3。实验结果与理论结果完全一致，实验设计成功。
